特許

J-GLOBAL ID：200903088537025034

負性抵抗トランジスタ及びそれを用いた回路

発明者： 松ケ谷 和沖 ,  田口 隆志 ,  上野 祥樹
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-043547
公開番号（公開出願番号）：特開平7-254698
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】 障壁層等の特殊な構造を持たない負性抵抗トランジスタを得ることと、負性抵抗を消滅させることができる負性抵抗トランジスタを得ることである。【構成】 半絶縁性InP 基板11上に、In0.52Al0.48Asバッファ層12、In0.8Ga0.2As電子走行層13、In0.53Ga0.47As界面層14、In0.52Al0.48Asスペーサ層15、n型In0.52Al0.48As電子供給層16、In0.52Al0.48Asショットキー層17、In0.53Ga0.48As挿入層18、n型In0.53Ga0.48Asオーミックコンタクト層19を形成する。その後、Au-Ge/Ni/Au の積層構造から成るソース電極20及びドレイン電極21と、Ti/Pt/Auから成るゲート電極23とを形成する。続いて、ソース電極20をアース電位に接地し、更にゲート電極23に、ゲート電極がソース電極20に対して正、又は負、又は等電位となるように電圧を印加するゲートバイアス電源24を接続する。

請求項（抜粋）：

半導体基板上に形成され、前記半導体基板よりも低不純物濃度もしくはノンドープの何れか一方であり、多数キャリアを走行させる電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも小さな電子親和力を有し、前記電子走行層に前記多数キャリアを供給する電子供給層と、前記電子供給層上に形成され、前記電子走行層よりも小さな電子親和力を有するショットキー層と、前記ショットキー層上に形成され、前記ショットキー層よりも高不純物濃度である二つのオーミックコンタクト層と、前記オーミックコンタクト層上に個々に形成され、前記オーミックコンタクト層とオーミック接合するソース電極およびドレイン電極と、前記ソース電極の方が低電位となるように前記ソース電極との間に電圧を印加する電圧印加手段に接続されるとともに、前記ショットキー層上における前記二つのオーミックコンタクト層の間に形成され、前記ショットキー層とショットキー接合するゲート電極とを備え、前記電圧印加手段の印加する電圧により、前記ソース電極と前記ドレイン電極との間に負性抵抗を発生させるようにしたことを特徴とする負性抵抗トランジスタ。

IPC (4件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/80

FI (2件)：

H01L 29/80 H ,  H01L 29/80 A