特許

J-GLOBAL ID：200903088544519298

命令及びデ-タに対するホバ-リング(H)状態を有するキャッシュ・メモリ・プロトコル

発明者： ラビ・クマール・アリミリ ,  ジョン・スティーブン・ドットソン ,  ジェリー・ダン・ルイス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026604
公開番号（公開出願番号）：特開平11-272556
出願日： 1999年02月03日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】データ処理システムにおいてキャッシュ・コヒーレンシを維持するキャッシュ及び方法を提供する。【解決手段】各々が複数のキャッシュのうちのそれぞれの1つと関連付けられた複数のプロセッサを含むデータ処理システムが設けられる。本発明の方法によれば、データ項目が、そのデータ項目のアドレスを表すアドレス・タグと関連して第1キャッシュに記憶される。第1キャッシュにおけるコヒーレンシ・インディケータが、そのデータ項目が有効であることを表す第1状態にセットされる。コヒーレンシ・インディケータが第1状態にセットされている間、別のキャッシュがそのアドレス・タグにより表されたアドレスに記憶するという意図を表すことに応答して、第1キャッシュにおけるコヒーレンシ・インディケータは、そのアドレス・タグが有効であること及び第1キャッシュにおけるデータ項目が無効であることを表す第2状態に更新される。

請求項（抜粋）：

各々が複数のキャッシュのうちのそれぞれの1つと関連付けられた複数のプロセッサを含むデータ処理システムにおいてキャッシュ・コヒーレンシを維持するの方法にして、前記複数のキャッシュのうちの第1キャッシュにおいて、データ項目を、該データ項目のアドレスを表すアドレス・タグと関連して記憶するステップと、前記第1キャッシュにおけるコヒーレンシ・インディケータを、前記データ項目が有効であることを表す第1状態にセットするステップと、前記コヒーレンシ・インディケータが前記第1状態にセットされている間に前記複数のキャッシュのうちの他のキャッシュが、前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すこと応答して、前記第1キャッシュにおける前記コヒーレンシ・インディケータを、前記アドレス・タグが有効であること及び前記第1キャッシュにおける前記データ項目が無効であることを表す第2状態に更新するステップと、を含む方法。

IPC (2件)：

G06F 12/08 310 ,  G06F 12/08

FI (4件)：

G06F 12/08 310 B ,  G06F 12/08 F ,  G06F 12/08 C ,  G06F 12/08 S