特許

J-GLOBAL ID：200903088546397351

半導体保護装置

発明者： 小島 健嗣 ,  宮川 裕之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-296828
公開番号（公開出願番号）：特開2002-110811
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：

【要約】 (修正有)【課題】静電気による破壊からLSIを保護する保護回路において、耐性を向上できるようにすること。【解決手段】P型基板11の表面にP型ウェル領域13と、これに隣接して、このP型ウェル領域13よりも深くN型ウェル領域14を形成する。P型ウェル領域13の表面には、P+型拡散層15とN+型拡散層16とを形成する。N型ウェル領域14の表面には、P+型拡散層17とN+型拡散層18とを形成する。こうして、N+型拡散層16、P型ウェル領域13、N型ウェル領域14からなる、ゲート部を有しない、NPN型バイポーラトランジスタQ1と、P+型拡散層17、N型ウェル領域14、P型基板11からなる、ゲート部を有しない、PNP型バイポーラトランジスタQ2とを形成してなる構成となる。

請求項（抜粋）：

第1導電型基板と、この第1導電型基板の表面部に形成された第1導電型ウェル領域と、この第1導電型ウェル領域の表面部に選択的に形成された第1の第1導電型拡散層と、前記第1導電型ウェル領域の表面部に選択的に形成された第1の第2導電型拡散層と、前記第1導電型基板の表面部に、前記第1導電型ウェル領域の前記第1の第2導電型拡散層側と隣接し、かつ、その一部が前記第1導電型ウェル領域の下方まで延在するように、前記第1導電型ウェル領域よりも深く形成された第2導電型ウェル領域と、この第2導電型ウェル領域の表面部に選択的に形成された第2の第1導電型拡散層と、前記第2導電型ウェル領域の表面部に選択的に形成された第2の第2導電型拡散層とを具備したことを特徴とする半導体保護装置。

IPC (6件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/06

FI (4件)：

H01L 27/08 102 F ,  H01L 27/04 H ,  H01L 27/06 101 U ,  H01L 27/06 101 P

Fターム (27件)：

5F038BH06 ,  5F038BH13 ,  5F038CA05 ,  5F048AA02 ,  5F048AC07 ,  5F048BA01 ,  5F048BE03 ,  5F048BE09 ,  5F048BG14 ,  5F048CA01 ,  5F048CA12 ,  5F048CC00 ,  5F048CC10 ,  5F048CC11 ,  5F048CC13 ,  5F048CC15 ,  5F048CC18 ,  5F082AA31 ,  5F082BA05 ,  5F082BA21 ,  5F082BA26 ,  5F082BA47 ,  5F082BC03 ,  5F082BC04 ,  5F082BC09 ,  5F082FA01 ,  5F082FA20