特許
J-GLOBAL ID：200903088549519601
A/D変換器
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-278266
公開番号（公開出願番号）：特開2003-174364
出願日： 2002年09月25日
公開日（公表日）： 2003年06月20日
要約：
【要約】【課題】 システムが要求するA/D変換器の分解能が変化した場合に、要求された分解能を実現するために必要なパイプラインステージのみを動作させ、不要なパイプラインステージの動作を停止させることにより、低消費電力動作が可能で、しかも、A/D変換器の出力破綻を防ぐことができるA/D変換器を提供すること。【解決手段】 出力すべきディジタル値を構成するために必要でない前記部分ディジタル値を出力する前記パイプラインステージに対して、ビット数制御回路25によって指定された一連のパイプライン動作を停止させた時には、補正用A/D変換器27によって最下位のビットを確定するためのビットが補償され、これが補正用符号変換回路23によって所定のビットに加算され、出力すべきディジタル値の分解能を補償する。
請求項（抜粋）：
それぞれ、入力されるアナログ電圧に対してパイプライン動作を行ってディジタル値を出力する複数のパイプラインステージを、直列に接続してなるパイプラインステージ列と、分解能を指示するビット数制御信号に従い、上記各パイプラインステージに対して、動作をさせるか停止させるかを示すビット数選択信号を出力するビット数制御回路と、前記ビット数制御信号に従って、出力すべきディジタル値の補償をする補正回路と、を備えた、ことを特徴とするA/D変換器。
Fターム (7件)：
5J022AA15
, 5J022BA01
, 5J022BA06
, 5J022BA07
, 5J022CA08
, 5J022CB06
, 5J022CD01
