特許

J-GLOBAL ID：200903088569302625

入力バッファ型ATMスイッチの制御回路

発明者： 小原 仁
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願平4-091268
公開番号（公開出願番号）：特開平5-292116
出願日： 1992年04月10日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】 出力ポートでのセル競合を回避する入力バッファ型ATMスイッチの制御回路に関し、高速の入力ポートにも容易に対応でき、かつ各回路の処理時間や各回路間の信号伝搬遅延時間のばらつきに柔軟に対応できることを目的とする。【構成】 FIFOメモリの先頭から複数のセルの宛先を読み取る手段と、FIFOメモリからのセル送出をセル時間ごとに予約管理するテーブルと、各セルの宛先情報を含むセル送出要求信号を送出し、それに対するセル送出時刻を含む応答信号を受信し、さらにテーブルを参照して指定されたセル送出時刻にFIFOメモリからのセル送出を予約するとともに、その時刻にFIFOメモリからセルを送出させる制御手段とを備え、各セルの送出要求信号を送出後、セル送出を行うまでの一連の処理が終了する前に、次のセルの送出要求信号を送出する。

請求項（抜粋）：

宛先の異なるATMセルが時分割多重された入力セルをFIFOメモリに蓄積し、スケジューリング制御によって入出力ポート間のセルのルーチング処理を行う入力バッファ型ATMスイッチにおいて、前記FIFOメモリの先頭から複数のセルの宛先を読み取る手段と、前記FIFOメモリからのセル送出をセル時間ごとに予約管理するテーブルと、各セルの宛先情報を含むセル送出要求信号を送出し、それに対するセル送出時刻を含む応答信号を受信し、さらに前記テーブルを参照して指定されたセル送出時刻に前記FIFOメモリからのセル送出を予約するとともに、その時刻に前記FIFOメモリからセルを送出させる制御手段とを備え、各セルの送出要求信号を送出後、セル送出を行うまでの一連の処理が終了する前に、次のセルの送出要求信号を送出する構成であることを特徴とする入力バッファ型ATMスイッチの制御回路。

IPC (3件)：

H04L 12/48 ,  H04Q 3/52 101 ,  H04Q 11/04

FI (3件)：

H04L 11/20 Z ,  H04Q 11/04 F ,  H04Q 11/04 R