特許

J-GLOBAL ID：200903088632131747

スタテイツク型半導体記憶装置

発明者： 大谷 孝之 ,  桜井 貴康 ,  飯塚 哲哉 ,  磯部 満郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241525
公開番号（公開出願番号）：特開平5-074162
出願日： 1983年05月31日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】スタテイック型半導体記憶装置の高速化と低消費電力化。【構成】アドレストランジションデイテクタ10によりアドレス入力信号のレベル変化が検出されるとパルス発生回路11において一定パルス幅のパルス信号φA が発生される。このパルス信号φA は半導体メモリにおけるセンスアンプ12やメモリ回路13等のスタテイック型回路に供給され、これらスタテイック型回路が動作する際に一対の電源間に発生する直流貫通電流の発生期間が上記パルス信号φA によって制御される。

請求項（抜粋）：

複数の入力信号の少なくともいずれか1つのレベル変化を検知する入力検知手段と、上記入力検知手段におけるレベル変化検知時に少なくとも最小サイクルタイム以上のパルス幅を持つパルス信号を発生するパルス発生手段と、上記パルス発生手段で発生されるパルス信号が供給され、ビット線とこのビット線に接続された負荷手段及びスタテイック型メモリセルからなり、データの読み出し時と書き込みに上記パルス信号の供給の開始に伴って1対の電源間で直流貫通電流が発生し、この電流発生期間が上記パルス信号の供給の終了に伴って終了するように制御されるスタテイック型メモリ回路と、上記パルス発生手段で発生されるパルス信号が供給され、上記パルス信号の供給の開始に伴って上記ビット線の信号を増幅し、増幅動作時には1対の電源間で直流貫通電流が発生し、上記パルス信号の供給の終了に伴って増幅動作が終了するように制御されるスタテイック型センスアンプとを具備したことを特徴とするスタテイック型半導体記憶装置。

引用特許：

審査官引用 (2件)

• 特開昭56-068989
  
• 特開昭54-136239