特許
J-GLOBAL ID：200903088662091081
レベル変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平6-043368
公開番号（公開出願番号）：特開平7-231254
出願日： 1994年02月18日
公開日（公表日）： 1995年08月29日
要約：
【要約】【目的】エンハンスメント型のNMOSとPMOSで構成される集積回路の製造工程を簡易化し、低消費電力で且つ安定なレベル変換回路の提供。【構成】第1のエンハンスメント型NMOS101のドレインは入力端子Iに、ゲートはPMOS103とNMOS104からなる第1のインバータの出力に、ソースは第1のインバータの入力に夫々接続され、第2のエンハンスメント型NMOS107のドレインは入力端子Iに、ゲートは定電圧供給部100に、ソースは第1のインバータの入力に夫々接続され、PMOS102のドレインは第1のインバータの入力に、ゲートは第1のインバータの出力に、ソースは電源V2に夫々接続され、PMOS105とNMOS106からなる第2のインバータの入力は第1のインバータの出力と接続され、出力は出力端子と接続されている。
請求項（抜粋）：
低電源電圧の回路側の出力電位を高電源電圧の回路の電位レベルに変換するレベル変換回路であって、前記低電源電圧の回路側の出力を入力とする入力端子と前記高電源電圧の回路の入力回路を構成するインバータ回路の入力端との間に、第1、及び第2のエンハンスメント型MOSトランジスタを互いに並列形態に接続し、前記第1のエンハンスメント型MOSトランジスタの制御電極には前記インバータ回路の出力端を接続し、前記第2のエンハンスメント型MOSトランジスタの制御電極には定電圧供給部の出力端子である定電圧端子から所定の電圧を供給し、更に、前記インバータ回路の入力端と高電源端子との間にMOSトランジスタを備え、該MOSトランジスタの制御電極を前記インバータ回路の出力端に接続して成るレベル変換回路。
IPC (3件)：
H03K 19/0185
, H03K 5/02
, H03K 17/16
