特許

J-GLOBAL ID：200903088678964220

半導体装置、半導体記憶装置およびその製造方法

発明者： 木村 紳一郎 ,  伊藤 清男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-328538
公開番号（公開出願番号）：特開平5-167033
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：

【要約】 (修正有)【目的】基板に掘った溝の側壁をチャネル領域とする半導体装置において、溝の底面から基板表面領域にある拡散層までの距離を、チャネル方向の平面寸法より長くすることで、平面的には非常に微細な寸法のでも、短チャネル効果やパンチスルーの発生しない半導体装置を提供し、かつ、この半導体装置を用いた超微細な半導体記憶装置を実現する。【構成】基板に掘った溝をチャネル9とする半導体装置と、トレンチ型もしくは積層容量型の蓄積容量を有するダイナミックランダムアクセスメモリ。上記の半導体装置を複数個有するスタティックランダムアクセスメモリ。溝型ゲート11の中に、浮遊ゲートを有する不揮発性メモリ。【効果】上記の溝型チャネルを形成することによって、平面寸法を微細にしても、これまでの装置と比較しても、特性劣化のない半導体装置及び半導体記憶装置が実現できる。

請求項（抜粋）：

素子間分離領域を持つ第1導電型の半導体基板に、ある間隔で形成された第2導電型の半導体領域があり、該半導体基板と絶縁膜を介して接触しているゲート電極に電圧を印加することによって、該第2導電型の半導体領域間に流れる電流を制御する、MOS(Metal Oxide Semiconductor)型の半導体装置において、該半導体装置のチャネルであり、電荷の移動を制御する活性化領域の一部は、該半導体装置が形成される半導体基板に掘った溝の側壁に形成され、かつ、該溝の底面から該半導体装置の拡散層までの距離は、該溝のチャネル方向の平面寸法より長いことを特徴とする半導体装置。