特許

J-GLOBAL ID：200903088692245024

直接デジタル周波数シンセサイザ

発明者： 大賀 敬之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-033864
公開番号（公開出願番号）：特開平6-252645
出願日： 1993年02月24日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】位相アキュムレータの位相誤差に起因するスプリアスを低減する。【構成】直接デジタル周波数シンセサイザ(DDS)3は、基準周波数発振器1からのクロック信号S1と周波数データ設定回路2からの周波数データS2とに応答して位相アキュムレータ31から位相データを生じる。上記位相データの上位ビットS31aにより正弦波信号S33aおよびコサイン波信号S33bが生成され、上記位相データの下位ビットS31bにより位相誤差信号S34が生成される。乗算器34は信号S33bとS34とを乗算してスプリアスキャンセル信号S35を合成し、減算器35は正弦波信号S33aからスプリアスキャンセル信号S35を減算してスプリアスのない正弦波信号S3を生じる。

請求項（抜粋）：

周波数データをクロック信号に同期して累積した位相データを生じる位相アキュムレータ手段と、前記位相データの上位ビットと前記クロック信号とに応答してアナログ形式の第1の正弦波信号を生じる第1の位相・正弦波信号変換手段と、前記上位ビットと前記クロック信号とに応答して前記第1の正弦波信号より90°位相の進んだアナログ形式のコサイン波信号を生じる第2の位相・正弦波信号変換手段と、前記位相データの前記上位ビットを除く下位ビットの少なくとも一部をアナログ値に変換して位相誤差信号を生じる第1のデジタル・アナログ変換器と、前記コサイン波信号と前記位相誤差信号とを乗算してスプリアスキャンセル信号を生じる乗算器と、前記第1の正弦波信号から前記スプリアスキャンセル信号を減算して第2の正弦波信号を生じる減算器とを備えることを特徴とする直接デジタル周波数シンセサイザ。