特許

J-GLOBAL ID：200903088694916619

半導体装置の実装構造及びその実装方法

発明者： 柿本 典子
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293127
公開番号（公開出願番号）：特開平7-147298
出願日： 1993年11月24日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】 フェースダウン方式で実装する半導体装置において、半導体チップを仮止めまたは接続する際、ツールが既に仮止めまたは接続された半導体チップに接しないようにする。【構成】 配線基板3に、半導体基板の厚さが薄い半導体チップ1を実装した後、半導体基板の厚さが厚い半導体チップ2を実装する方法による。【効果】 高信頼、高密度実装が可能となる。

請求項（抜粋）：

配線基板に複数の半導体チップをフェースダウン方式で接続する半導体装置の実装構造において、上記配線基板の基準面から第1の半導体チップの裏面までの高さよりも上記配線基板の基準面から第2の半導体チップの裏面までの高さが高く、かつ上記配線基板の基準面から第1の半導体チップの主面までの高さよりも上記配線基板の基準面から第2の半導体チップの主面までの高さが高く上記配線基板上に接続されたことを特徴とする半導体装置の実装構造。