特許
J-GLOBAL ID：200903088703928706
画素配列表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-272014
公開番号（公開出願番号）：特開平7-129124
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 サンプリングパルス信号の遅延に起因する輝度差の発生およびコントラストの低下を抑制する。【構成】 水平ドライバ11は、タイミングジェネレータ11Aおよびサンプルホールド回路11Bを含む。水平ドライバ12は、タイミングジェネレータ12Aおよびサンプルホールド回路12Bを含む。アナログR,G,B信号R,G,Bは、可変移相器61,62,63を経てサンプルホールド回路11B,12Bのそれぞれに供給される。これにより、サンプルホールド回路11B,12Bに供給されるアナログR,G,B信号R,G,Bの位相が調節される。したがって、アナログR,G,B信号R,G,Bのサンプリング点が適正に調節される。
請求項（抜粋）：
画素を配列した表示手段と、映像信号およびクロック信号を受け、これらの信号に応答して前記表示手段を駆動する駆動手段とを備え、前記駆動手段は、前記クロック信号に応答して、前記表示手段の所定方向に並ぶ画素のそれぞれに対応して前記映像信号をサンプリングするためのサンプリングパルス信号を発生させるパルス発生手段と、前記サンプリングパルス信号に応答して、前記映像信号のサンプルホールドを前記表示手段の前記所定方向に並ぶ画素のそれぞれに対応して行ない、そのホールド値を前記表示手段に供給するサンプルホールド手段とを含み、前記駆動手段に供給される映像信号の位相を調節する位相調節手段を備えた、画素配列表示装置。
IPC (4件)：
G09G 3/36
, G02F 1/133 575
, G09G 3/20
, H04N 5/66 102
