特許
J-GLOBAL ID：200903088733040912
半導体装置の製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-336432
公開番号（公開出願番号）：特開平7-201885
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 本発明は、BPLDD構造の電界効果トランジスタの製造方法に関し、キャリア導電層の下部に電流抑制層を形成する場合、ゲート直下を流れる電流が基板中に漏れることを抑制する技術を開発する。【構成】 BPLDD構造の電界効果トランジスタの、キャリア導電層3の下部に形成された反対導電型電流抑制層が、ゲート下の電流抑制層6の濃度に比較して、ゲート下以外の電流抑制層7の濃度を高くする。
請求項（抜粋）：
半絶縁性基板(8) 中の一導電型キャリア導電層(3) を囲む反対導電型半導体層からなる電流抑制層(6) が部分的に濃度の異なる構造を有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
