特許
J-GLOBAL ID：200903088735709011
半導体記憶装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-339278
公開番号（公開出願番号）：特開平6-187796
出願日： 1992年12月18日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】本発明は動作試験に要する時間を短縮して試験コストを低減し得る半導体記憶装置を提供することを目的とする。【構成】メモリセルアレイ4と、ロウデコーダ3及びコラムデコーダ2と、センスアンプ及びI/Oゲート9と、アドレス信号に関わらずロウデコーダ3を介してワード線WL0 〜WLn を順次選択することによりメモリセルアレイ4内の記憶セルを選択して、該記憶セルに格納されているセル情報の記憶保持動作を行うセルフリフレッシュ機能を備えた半導体記憶装置で、動作試験時に出力される試験モード信号TSTに基づいて動作して特定のビット線に書き込みデータを出力する試験回路14が備えられる。
請求項（抜粋）：
多数の記憶セルで構成されるメモリセルアレイ(4)と、外部から入力されるアドレス信号に基づいて前記記憶セルを選択するためのロウデコーダ(3)及びコラムデコーダ(2)と、前記コラムデコーダ(2)で選択されたビット線(BL0 〜BLn )に対しデータの入出力を行うセンスアンプ及びI/Oゲート(9)と、前記アドレス信号に関わらず前記ロウデコーダ(3)を介してワード線(WL0 〜WLn )を順次選択することにより前記記憶セルを選択して、該記憶セルに格納されているセル情報の記憶保持動作を行うセルフリフレッシュ機能を備えた半導体記憶装置であって、動作試験時に出力される試験モード信号(TST)に基づいて動作して特定のビット線に書き込みデータを出力する試験回路(14)を備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
