特許
J-GLOBAL ID：200903088737260925
半導体装置の機能セル配置方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-221601
公開番号（公開出願番号）：特開平8-087533
出願日： 1994年09月16日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】セルの自動配置システムの個々のシステムの詳細配置において、個々に付けられたネット数等の条件が同じ場合のセル配置の入れ替えを回避すること、及びスタンダードセル方式の自動配置を用いた場合の集積度向上を目的とする。【構成】半導体装置の機能セル配置方法のセルマクロ化は、インスタンス階層名により同一機能セルの繰り返し階層生成してネットリストの階層分割を行い、次に、分割階層下でセルの相対位置パラメータによりセルを繰り返し並べ、位置合わせ用の仮想端子を発生させマクロセルを生成する。さらに、この機能セル配置方法の初期配置空間生成は、現在のセル行に配置されたセルに対して最もネット結合が大きいセルを選択し、そのセルと現在のセル行の空き幅を比較し、セル幅がセル行の空き幅より小さければ、現在のセル行にセル配置し、大きければ次のセル行にセルを配置する。
請求項（抜粋）：
複数のトランジスタ素子または複数の受動素子を所定の配線接続をして所望の論理動作をする基本セルおよび前記基本セルを複数個含み所望の論理機能動作をする複数の機能ブロックセルのそれぞれを半導体基板上の一主表面上に配列して成り、前記基本セルのうち同一機能を有する機能セルの複数を繰り返して配列する繰り返し配列部を備える半導体装置の前記機能セルの前記繰り返し配列部への半導体装置の機能セル配置方法において、前記同一機能を有する機能セルの機能名ならびに前記機能セルおよび前記基本セルおよび前記機能ブロックセルのそれぞれの接続関係のそれぞれを含むネットリストに前記機能セルおよび前記基本セルおよび前記機能ブロックセルのグループ分けのためのグループ名とこのグループでの相対位置順序の2つのパラメータを付加し前記グループ名を基に同一グループ名の同一機能セルを含む分割ネットリストを生成するネットリスト階層分割ステップと、前記分割ネットリストを前記機能セルごとにマクロセルを生成するマクロセル生成ステップと、前記マクロセルの仮想端子を生成する仮想端子発生ステップとを備え、前記ネットリスト階層分割ステップおよび前記マクロ生成ステップおよび前記仮想端子ステップを順番に実行するセルマクロ化ステップを有することを特徴とする同一機能の前記機能セルの前記繰り返し配列部への半導体装置の機能セル配置方法。
IPC (3件)：
G06F 17/50
, H01L 21/82
, H01L 27/118
G06F 15/60 658 A
, H01L 21/82 C
, H01L 21/82 M
