特許

J-GLOBAL ID：200903088752677336

高耐圧トランジスタの製造方法

発明者： 田中 荘一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-239133
公開番号（公開出願番号）：特開平7-074348
出願日： 1993年08月31日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 所望の不純物濃度プロファイルを有するオフセット部を形成して、特性が安定な高耐圧トランジスタを製造する。【構成】 ゲート電極である多結晶Si膜14をマスクにして不純物15をイオン注入し、SiO2 膜16で多結晶Si膜14の側壁を形成する際に、Si基板11のうちで側壁下以外における不純物15の注入部をオーバエッチングする。そして、多結晶Si膜14及びSiO2 膜16をマスクにして不純物26をイオン注入し、オフセット部であるN- 拡散層22及びN* 拡散層27を不純物15、26で形成する。このため、オフセット部の不純物濃度プロファイルがSiO2 膜16に対するオーバエッチングの影響を受けない。

請求項（抜粋）：

ゲート電極とドレインとのオフセット部を形成するための第1の不純物を、前記ゲート電極をマスクにして半導体基板に導入する工程と、前記ゲート電極に側壁を形成すると同時に、前記半導体基板のうちで前記側壁下以外における前記第1の不純物の導入部を除去する工程と、前記オフセット部を形成するための第2の不純物を、前記ゲート電極及び前記側壁をマスクにして前記半導体基板に導入する工程とを有することを特徴とする高耐圧トランジスタの製造方法。