特許

J-GLOBAL ID：200903088803474974

スイッチトキャパシタ読出回路

発明者： 岡田 博之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-033829
公開番号（公開出願番号）：特開平5-231973
出願日： 1992年02月21日
公開日（公表日）： 1993年09月07日
要約：

【要約】【目的】センサのなどに用いられるわずかな容量の微少な変化を読みとる検出回路のオフセットを軽減する。【構成】スイッチングトランジスタ13のゲートに遅延回路21を接続し、このトランジスタのスイッチング速度を遅らせることにより、スイッチングトランジスタ13のチャネルが完全に消滅する前にゲート直下で蓄積された電荷を出力側へ追出し、オフセットを減少させる。

請求項（抜粋）：

クロックにより駆動されるセンサの容量検出用出力を、入出力端間にスイッチングトランジスタを接続した演算増幅器を介して出力するスイットキャパシタ読出回路において、前記スイッチングトランジスタのゲートに前記クロックを遅延させる遅延回路を配設したことを特徴とするスイッチトキャパシタ読出回路。