特許

J-GLOBAL ID：200903088810494301

半導体素子およびその製造方法

発明者： 山内 智 ,  竹廣 忍
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-202284
公開番号（公開出願番号）：特開平9-051079
出願日： 1995年08月08日
公開日（公表日）： 1997年02月18日
要約：

【要約】【課題】 下部電極と強誘電体層との界面の優れた電荷蓄積部を有する半導体素子を提供する。【解決手段】 Si元素を含む下地11上に下部電極17、強誘電体層24および上部電極26で構成された電荷蓄積部27を具える半導体素子において、下部電極を少なくともPt-Ti合金層,Pt-Ta合金層またはPt-Zr合金層を設けて構成する。

請求項（抜粋）：

シリコン元素を含む下地上に、下部電極、強誘電体層および上部電極で構成された電荷蓄積部を具える半導体素子において、下部電極を少なくともPt-Ti合金層、Pt-Ta合金層またはPt-Zr合金層で構成してあることを特徴とする半導体素子。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 651 ,  H01L 27/04 C