特許
J-GLOBAL ID：200903088810520159
メモリデバイス及びその製造方法、並びに電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
稲葉 良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-340546
公開番号（公開出願番号）：特開2001-156263
出願日： 1999年11月30日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 メモリセルのサイズを縮小しつつ、書込み/読み出し動作の安定性の高い単純マトリクス構造のメモリデバイス及びその製造技術を提供する。【解決手段】 各メモリセルにおいて、第1の線状電極と第2の線状電極を、層方向(水平方向)に対しても重なりを有するように立体的に形成する。例えば、一方の線状電極が、他方の線状電極に形成された凹部のくぼみ部分に配置されるように立体的に形成する。また、例えば、一方の線状電極に櫛状に枝部を形成し、他方の線状電極に形成された凹部のくぼみ部分に、前記枝部が挿入されるように立体的に形成する。
請求項（抜粋）：
第1の線状電極と、前記第1の線状電極上に形成されたメモリ層と、前記メモリ層上に形成され、前記第1の線状電極に直交する第2の線状電極とを備えており、前記第1の線状電極と前記第2の線状電極が積層方向に重なる各交差部にメモリセルが形成される単純マトリクス構造のメモリデバイスであって、前記第1の線状電極と前記第2の線状電極は、前記各交差部において層方向に重なりを有するように形成されていることを特徴とするメモリデバイス。
Fターム (6件)：
5F083FR01
, 5F083GA09
, 5F083JA15
, 5F083JA38
, 5F083LA03
, 5F083PR03
