特許

J-GLOBAL ID：200903088817442722

キャッシュメモリ制御装置

発明者： 渡▲邊▼ 和宏
出願人/特許権者： 新潟日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-333944
公開番号（公開出願番号）：特開平6-187245
出願日： 1992年12月15日
公開日（公表日）： 1994年07月08日
要約：

【要約】【構成】 常にデータが置かれるパーマネントキャッシュ領域のアドレスを設定するレジスタと、アクセスされているアドレスがパーマネントキャッシュ領域のアドレスと一致するか否かを比較する比較器と、比較器における比較結果を記憶するメモリとを設ける。【効果】 メインメモリの中の任意の領域を常時キャッシュメモリの中に置いておくことが可能となり、しかもこの領域のサイズをプログラムによって変更することが可能であるため、BIOSやOS等で使用されるアクセス頻度の高い領域を、常時キャシュメモリ内に記憶させておくことが可能となり、従ってシステムの性能を向上させることができる。

請求項（抜粋）：

常にデータが置かれるパーマネントキャッシュ領域のアドレスを設定するレジスタと、アクセスされているアドレスが前記パーマネントキャッシュ領域のアドレスと一致するか否かを比較する比較器と、前記比較器における比較結果を記憶するメモリと、タグRAMおよびデータSRAMおよび前記メモリの動作を制御するキャッシュ制御回路とを備えることを特徴とするキャッシュメモリ制御装置。