特許

J-GLOBAL ID：200903088818733720

電子レベルシフト回路

発明者： リッカルド・デペトロ ,  ファブリツィオ・マルティニョーニ ,  エンリコ・シャン
出願人/特許権者： エスティマイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-311130
公開番号（公開出願番号）：特開平11-234118
出願日： 1998年10月30日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 高電圧出力段(2)を駆動するための電子レベルシフト回路を得る。【解決手段】 出力段(2)は、第1の基準電圧源(Vdd)および第2の基準電圧源(Vss)間に接続され且つNMOS・プルダウン・トランジスタ(I36)に直列接続された少なくとも1つのPMOS・プルアップ・トランジスタ(I32)を含む相補対のトランジスタ(I36,I32)を備える。付加的トランジスタ(I34)は、プルアップ・トランジスタ(I32)と並列接続され、駆動回路(1)はプルアップ・トランジスタ(I32)の制御端子に接続された第1の出力端(A)と上記付加的トランジスタ(I34)の制御端子に接続された第2の出力端(B)とを有する。

請求項（抜粋）：

第1の基準電圧源(Vdd)および第2の基準電圧源(Vss)間に接続され且つNMOS・プルダウン・トランジスタ(I36)に直列接続された少なくとも1つのPMOS・プルアップ・トランジスタ(I32)を含む相補対のトランジスタ(I36,I32)を備えた高電圧出力段(2)を駆動するための電子レベルシフト回路において、上記出力段(2)を駆動するための駆動回路(1)を備え、上記出力段(2)は、プルアップ・トランジスタ(I32)と並列接続された付加的トランジスタ(I34)を有し、上記駆動回路(1)はプルアップ・トランジスタ(I32)の制御端子に接続された第1の出力端(A)と、上記付加的トランジスタ(I34)の制御端子に接続された第2の出力端(B)とを有することを特徴とする電子レベルシフト回路。

IPC (4件)：

H03K 19/0185 ,  H03K 17/10 ,  H03K 17/687 ,  H03K 19/0175

FI (4件)：

H03K 19/00 101 E ,  H03K 17/10 ,  H03K 17/687 F ,  H03K 19/00 101 F