特許
J-GLOBAL ID：200903088824463212
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-074252
公開番号（公開出願番号）：特開平7-263685
出願日： 1994年03月18日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 SALICIDE法によりゲート電極とソース・ドレイン領域にシリサイド層を形成する際、ソース・ドレイン領域とゲート電極との間の短絡を防ぐとともに、実用的な時間で処理できるようにする。【構成】 シリコン基板1上にゲート酸化膜2、多結晶シリコンゲート電極3及びPSG膜パターン4からなる凸状パターンを形成した後、全面にSiO2膜7、その上にシリコン窒化膜8を堆積する。シリコン窒化膜8をエッチバックして側壁状シリコン窒化膜8aを残し、そのシリコン窒化膜8aをマスクとしてSiO2膜7をエッチングし、さらにPSG膜4をエッチング除去して、シリコン窒化膜8aを塀状にする。Ti膜9を堆積し、加熱処理によりゲート電極上部とコンタクトホール部でシリサイド層を形成する。その後、未反応のTiを除去し、塀状のシリコン窒化膜8aもエッチング除去する
請求項（抜粋）：
以下の工程(A)から(L)を含むことを特徴とする半導体装置の製造方法。(A)半導体基板の素子形成領域に第1の絶縁膜としてゲート絶縁膜を形成し、その上に多結晶シリコン膜を形成し、さらにその上に第2の絶縁膜を形成した後、第2の絶縁膜及び多結晶シリコン膜をパターン化してゲート電極を形成する工程、(B)ゲート電極をマスクとして基板にソース・ドレインの低濃度拡散層を形成する条件で不純物をイオン注入する工程、(C)ゲート電極を含む基板上に第3の絶縁膜を形成する工程、(D)さらにその上に第4の絶縁膜を形成する工程、(E)第4の絶縁膜に異方性エッチングを施し、ゲート電極の側方にのみ第4の絶縁膜を側壁状に残す工程、(F)第3の絶縁膜に異方性エッチングを施し、ゲート電極部の第2の絶縁膜及びゲート電極部以外の基板上面を露出させる工程、(G)第2の絶縁膜に異方性エッチングを施し、側壁状の第4の絶縁膜を塀状に残すとともに、ゲート電極の多結晶シリコン膜上面を露出させる工程、(H)ゲート電極並びに残存した第3の絶縁膜及び第4の絶縁膜をマスクとして基板にソース・ドレインの高濃度拡散層を形成する条件で不純物をイオン注入する工程、(I)ゲート電極を含む基板上に電極材料金属膜を形成する工程、(J)熱処理を施し基板又はゲート電極の多結晶シリコン膜と接している前記金属膜をシリサイド化する工程、(K)前記金属膜のシリサイド化部分以外をエッチングにより除去する工程、(L)前記塀状に残存する第4の絶縁膜をエッチングにより除去する工程。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
