特許

J-GLOBAL ID：200903088854248030

PLL回路

発明者： 鈴川 一文 ,  朽木 隆之
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112267
公開番号（公開出願番号）：特開平6-303134
出願日： 1993年04月15日
公開日（公表日）： 1994年10月28日
要約：

【要約】【目的】 その低消費電力化を図りつつ、電圧制御型発振回路を含むPLL回路の使用可能な周波数領域を拡大する。これにより、PLL回路を含むクロック発生回路を備えるシングルチップ型マイクロコンピュータ等の多機能化を推進し、その適用可能な応用分野を拡大する。【構成】 シングルチップ型マイクロコンピュータ等のクロック発生回路CPGに含まれるPLL回路(PLL)に、それぞれ異なる出力周波数特性を有しかつその使用可能な周波数領域が互いに連続すべく設計される複数の電圧制御型発振回路VCO1〜VCO3と、これらの電圧制御型発振回路の出力信号C1〜C3を選択制御信号CM1〜CM3に従って択一的に伝達する出力選択回路OSLとを設けるとともに、電圧制御型発振回路VCO1〜VCO3を選択制御信号CM1〜CM3に従って択一的に動作状態とする。

請求項（抜粋）：

その制御電圧に対する出力周波数特性がそれぞれ異なりかつその出力信号が所定の選択制御信号に従って択一的に有効とされる複数の電圧制御型発振回路を具備することを特徴とするPLL回路。

IPC (2件)：

H03L 7/18 ,  G06F 15/78 510