特許
J-GLOBAL ID：200903088861986438
実装回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-176376
公開番号（公開出願番号）：特開平6-021624
出願日： 1992年07月03日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】半導体集積回路基板を直接実装回路基板上に実装するCOB(ChipOnBoard)において、COBのモールド範囲を極力小さくする。【構成】1. 第一のレジスト層、第二のレジスト層、シルク印刷層を有し、半導体集積回路基板を搭載する部分に第一のレジスト層の開口部を有し、第一のレジスト層の開口部の外側に第二のレジスト層の開口部を有し、第二のレジスト層の開口部の外側にシルク印刷層によって枠を設けたことを特徴とする実装回路基板。2. レジスト層、シルク印刷層を有し、半導体集積回路基板を搭載する部分にレジスト層の開口部を有し、レジスト層の開口部の外側にシルク印刷層によって2重の枠を設けたことを特徴とする実装回路基板。【効果】実装密度が向上する。また実装基板上に段差を多く設けることにより、より流動性の高いモールド剤においてもモールド剤の広がりを小さくできる。
請求項（抜粋）：
第一のレジスト層、第二のレジスト層、シルク印刷層を有し、半導体集積回路基板を搭載する部分に第一のレジスト層の開口部を有し、前記第一のレジスト層の開口部の外側に第二のレジスト層の開口部を有し、前記第二のレジスト層の開口部の外側にシルク印刷層によって枠を設けたことを特徴とする実装回路基板。
IPC (3件)：
H05K 3/28
, H01L 21/56
, H01L 23/28
