特許
J-GLOBAL ID：200903088889343613
データ処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258819
公開番号（公開出願番号）：特開平5-100952
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 経済的で大規模なマルチ・プロセッサを有するデータ処理装置を提供する。【構成】 データ処理装置を、複数のプロセッサ22と、メモリ24と、それぞれのプロセッサ22ごとに配置されメモリ24の一部領域のコピーを保持するキャッシュ・メモリ23と、スヌープ機構を有しこれらキャッシュ・メモリ23とメモリ24を結合するメモリ・バス21と、このメモリ・バス21に接続されたバス・インターフェース部25とからそれぞれ構成される複数のプロセッサ・セグメント12と、これらを接続するシステム・バス11とで構成する。プロセッサ・セグメント12ごとのバス・インターフェース部25には、システム・バス12に接続された他のプロセッサ・セグメント12内のキャッシュ・メモリ23に保持されている自己のプロセッサ・セグメント12内のデータのアドレス情報を記憶するディレクトリ26が配置されている。
請求項（抜粋）：
複数のプロセッサと、メモリと、それぞれのプロセッサごとに配置され前記メモリの一部領域のコピーを保持するキャッシュ・メモリと、スヌープ機構を有しこれらキャッシュ・メモリと前記メモリを結合するメモリ・バスと、このメモリ・バスに接続されたバス・インターフェース部とからそれぞれ構成される複数のプロセッサ・セグメントが、それぞれの前記バス・インターフェース部を介して共通のシステム・バスと接続されており、これらプロセッサ・セグメントごとのバス・インターフェース部には、前記システム・バスに接続された他のプロセッサ・セグメント内のキャッシュ・メモリに保持されている自己のプロセッサ・セグメント内のデータのアドレス情報を記憶するためのディレクトリが配置されていることを特徴とするデータ処理装置。
IPC (3件)：
G06F 12/08
, G06F 12/08 310
, G06F 15/16 320
