特許
J-GLOBAL ID：200903088900347472
乱数発生装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
飯塚 義仁
公報種別：公開公報
出願番号（国際出願番号）：特願平7-152563
公開番号（公開出願番号）：特開平8-320780
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 1つの乱数発生器によって発生される乱数を、多数の端末で同時に使用できるようにし、且つ、これらの端末に対して、正規の乱数を提供できるようにする。【構成】 1つの乱数発生器には複数の制御ユニットが並列的に接続されており、これらの制御ユニットは、上位装置の複数の端末に対して1対1で接続されている。各制御ユニットにおいて、判定部では、受信部を介して受け取った乱数が数の繰り返しその他の異常を有しない正規の乱数であるか否かを判定する。制御部は、前記判定部によって正規の乱数であると判定された乱数のみを、送信部を介して対応する端末に送るよう制御し、また、正規の乱数でないと判定された乱数を前記端末に送らないよう制御する。
請求項（抜粋）：
1つの乱数発生器と、1つの操作パネルと、1つの電源部と、前記乱数発生器に対して並列的に接続されており、且つ、複数の端末に対して1対1で接続された複数の制御ユニットとを具備し、各前記制御ユニットが、前記乱数発生器によって発生された乱数を受け取るための受信部、および、前記乱数を対応する前記端末に送るための送信部と、前記受信部を介して受け取った乱数が数の繰り返しその他の異常を有しない正規の乱数であるか否かを判定する判定部と、前記判定部によって正規の乱数であると判定された乱数のみを、前記送信部を介して前記対応する端末に送り、正規の乱数でないと判定された乱数を前記端末に送らないよう制御する制御部と、乱数データを一時的に格納するためのメモリ部と、前記乱数データを選択するためのセレクタ部とを備えたことを特徴とする乱数発生装置。
IPC (3件)：
G06F 7/58
, H03K 3/84
, H04L 9/22
G06F 7/58 A
, H03K 3/84 Z
, H04L 9/00 655
