特許

J-GLOBAL ID：200903088930975559

半導体装置およびその製造方法

発明者： 冨永 久昭 ,  村井 成行
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願平9-057965
公開番号（公開出願番号）：特開平10-256274
出願日： 1997年03月12日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 ビアホールの内部にメッキ層が気泡を伴うことなく形成されるとともに基板の裏面に均一にメッキ層が形成された半導体装置およびその製造方法を提供することである。【解決手段】 半導体基板1の表面を覆う絶縁膜6上に金属膜8を形成し、半導体基板1の上面を導電性接着剤10によりガラス基板11上に接着する。半導体基板1の裏面に開口部を有する金属膜13を形成し、金属膜13の開口部から半導体基板1のソース電極3に達するビアホール15を形成する。導電性接着剤10にメッキ針16を接触させてビアホール15内で底面のソース電極3からメッキを進行させ、ビアホール15の内部および半導体基板1の裏面の金属膜13上にメッキ層17を形成する。

請求項（抜粋）：

基板の裏面に導電性膜を形成するとともに前記基板の裏面から前記基板の表面の電極層に達する貫通孔を形成し、前記貫通孔内で前記電極層からメッキを進行させて前記貫通孔の内部および前記導電性膜の表面にメッキ層を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/41

FI (2件)：

H01L 29/80 U ,  H01L 29/44 B