特許

J-GLOBAL ID：200903088938525641

半導体集積回路

発明者： 吉澤 豊
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-164830
公開番号（公開出願番号）：特開2002-358797
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】 チェッカーボード、マーチング以外のテストが実行できる半導体集積回路を提供する。【解決手段】 被試験RAMのテストを行う半導体集積回路であって、前記被試験RAMのアドレスを単調にインクリメントまたはデクリメントして出力するアドレスカウンタ4と、前記アドレスカウンタから出力された前記アドレス4aを入力し、前記被試験RAMのテストモード19に応じた変調アドレス5aに変調して出力するアドレス変調回路5と、前記アドレス変調回路から出力された前記変調アドレスに基づいて、前記被試験RAMのテストを行うRAMインターフェースブロック9とを備えている。

請求項（抜粋）：

被試験RAMのテストを行う半導体集積回路であって、前記被試験RAMのアドレスを単調にインクリメントまたはデクリメントして出力するアドレスカウンタと、前記アドレスカウンタから出力された前記アドレスを入力し、前記被試験RAMのテストモードに応じた変調アドレスに変調して出力するアドレス変調回路と、前記アドレス変調回路から出力された前記変調アドレスに基づいて、前記被試験RAMのテストを行うRAMインターフェースブロックとを備えた半導体集積回路。

IPC (4件)：

G11C 29/00 671 ,  G11C 29/00 657 ,  G01R 31/28 ,  G06F 12/16 330

FI (5件)：

G11C 29/00 671 B ,  G11C 29/00 657 T ,  G06F 12/16 330 A ,  G01R 31/28 B ,  G01R 31/28 V

Fターム (15件)：

2G132AA08 ,  2G132AB00 ,  2G132AC03 ,  2G132AD06 ,  2G132AK29 ,  2G132AL09 ,  2G132AL12 ,  5B018GA03 ,  5B018JA13 ,  5B018JA21 ,  5B018NA01 ,  5B018PA03 ,  5B018QA13 ,  5L106DD23 ,  5L106EE02