特許

J-GLOBAL ID：200903088939318577

PLL回路

発明者： 太田 英寿
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平6-137499
公開番号（公開出願番号）：特開平8-008736
出願日： 1994年06月20日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 VCOの周波数可変範囲を広くしなくとも、広範囲の水平同期周波数に対応できるPLL回路を提供することを目的としている。【構成】 水平同期分離回路1と、水平同期信号(Hsync)と分周信号(Hcks/n)の位相を比較する位相比較回路2と、低域成分を出力するローパスフィルタ3と、システムクロック(CKs)信号を生成する電圧制御発振器(VCO)4と、分周回路5と、システムクロック(CKs)信号に同期する水平同期エッジ(She)信号を生成するエッジ検出回路6と、該水平同期エッジ(She)信号の周期の乱れを検出するスキュー検出手段7と、垂直同期分離回路8と、1フィールド期間のスキューの発生状態により分周値を変化するか否かを判定する1フィールド判定手段9と、該1フィールド判定手段の判定結果に基づき、前記分周回路の分周値を制御する分周値制御部10と、で構成している。

請求項（抜粋）：

入力するビデオ信号より水平同期信号を分離する水平同期分離回路と、該同期分離回路の水平同期信号(Hsync)と分周回路の分周信号(Hcks/n)の位相を比較する位相比較回路と、該位相比較回路よりの出力信号(Scmp)の低域成分を出力するローパスフィルタと、該ローパスフィルタの出力電圧(Vlf)によりシステムクロック(CKs)信号を生成する電圧制御発振器(以下VCOと記す)と、該VCOよりのシステムクロック(CKs)信号を分周し、スキュー検出手段よりのスキュー検出(Ssc)信号でリセットしている前記分周回路と、システムクロック(CKs)信号に同期する水平同期エッジ(She)信号を生成するエッジ検出回路と、該エッジ検出回路よりの水平同期エッジ(She)信号の周期の乱れを検出する前記スキュー検出手段と、該スキュー検出手段よりのスキュー検出(Ssc)信号と垂直同期分離回路より分離する垂直同期(Vsync)信号を入力し、1フィールド期間のスキューの発生状態を監視して前記分周回路の分周値を変化するか否かを判定する1フィールド判定手段と、該1フィールド判定手段の判定結果に基づいて、前記分周回路の分周値を設定し前記分周回路を制御する分周値制御部と、入力するビデオ信号より垂直同期信号(Vsync)を分離する前記垂直同期分離回路とで構成していることを特徴とするPLL回路。

IPC (3件)：

H03L 7/10 ,  H03L 7/08 ,  H04N 5/06

FI (2件)：

H03L 7/10 Z ,  H03L 7/08 M