特許
J-GLOBAL ID：200903088950952563
半導体パッケージ
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-072275
公開番号（公開出願番号）：特開平9-260541
出願日： 1996年03月27日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】 半導体素子の動作周波数が高周波化するにつれてその出力が増大し、それに伴い増大する発熱量の抑制が必要になった。しかし、従来のセラミックスBGAパッケージでは基板(グリーンシート)内に配線回路を印刷後に焼成し、基板と一体に形成する関係から配線材料が高融点金属に限られ、銅などを用いて配線回路の電気抵抗を低減することができなかった。【解決手段】 BGAパッケージの配線基板を従来のセラミックス多層基板から単層セラミックス基板に変更するとともに、配線回路は基板の焼成後に、銅厚膜メタライズにより基板の表面に設ける。バイアホールの充填も同様。配線回路を基板の焼成後に形成するので高融点金属を用いる必要がなくなった結果、銅厚膜配線回路の場合、従来の例えばタングステン配線回路に比べて電気抵抗が約1/3に低減された。
請求項（抜粋）：
BGAパッケージにおいて、配線回路をセラミックス基板の表面に、銅厚膜メタライズにより設けたことを特徴とする半導体パッケージ。
IPC (2件)：
FI (2件)：
H01L 23/12 L
, H01L 23/14 C
