特許

J-GLOBAL ID：200903088999339280

集積回路構造の処理のためにパターンデザインを改善するための方法

発明者： プラブハカール ピー トリパチ ,  キース チャオ ,  ラタン ケイ チョウドリー ,  ガウリ シー ダス ,  ニコラス ケイ エイブ ,  アショック ケイ カプール ,  トーマス マロン
出願人/特許権者： エルエスアイ ロジック コーポレーション
代理人 (1件)： 朝日奈 宗太 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-333819
公開番号（公開出願番号）：特開平9-293721
出願日： 1996年12月13日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】 集積回路構造の処理に用いられるパターン構成を改善することである。【解決手段】 (a)半導体ウエハ、(b)前記半導体ウエハ上で回路要素を電気的に接続するために該半導体ウエハ上に形成された導電性材料からなる動作線、および(c)前記半導体ウエハ上に形成され、かつ前記動作線に隣接して設けられた1または2以上の追加の線であって、導電性材料からなる線からなる回路チップであって、前記1または2以上の追加の線および動作線がたがいに、少なくとも所定の量に等しい前記導電性材料の表面領域を有してなることを特徴とする。

請求項（抜粋）：

(a)半導体ウエハ、(b)前記半導体ウエハ上で回路要素を電気的に接続するために該半導体ウエハ上に形成された導電性材料からなる動作線、および(c)前記半導体ウエハ上に形成され、かつ前記動作線に隣接して設けられた1または2以上の追加の線であって、導電性材料からなる線からなる回路チップであって、前記1または2以上の追加の線および動作線がたがいに、少なくとも所定の量に等しい前記導電性材料の表面領域を有してなることを特徴とする回路チップ。