半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：松浦兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198339
公開番号（公開出願番号）：特開平11-045567
出願日： 1997年07月24日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】従来は、リード動作時のレイテンシとライト動作時のレイテンシに差があることから、データ入出力端子の実効的なバンド幅の低下が起きてしまう。また、ライトアドレス、ライトデータを格納して、次のライト動作時に書き込む構成をSDRAMに適応すると、チップサイズが大きくなる。【解決手段】ライトコマンドの直前のコマンドがリードコマンドの場合、クロック信号で読み出し途中のデータアンプ7の出力信号は、待避レジスタ13に格納され、DRAMセル6はリード動作を中断する。データアウトラッチ8には、読み出しデータが引き続き格納される。更に、このクロックエッジでは、データ入出力端子12にはライトデータが入力されるため、DRAMセル6にはこのライトデータが書き込まれる。ライト終了後、データアウトラッチ8に格納された待避レジスタに待避したデータを出力してリード動作を再開する。

請求項（抜粋）：

クロック信号入力端子より入力されたクロック信号に同期して、アドレスおよびコマンド入力端子より入力されたアドレスおよびコマンド信号をラッチして、アドレスおよびコマンド信号を出力するアドレス、コマンド入力初段と、前記アドレスおよびコマンド信号を入力として受け、Xアドレスおよび制御信号、Yアドレス信号を出力する制御論理回路と、前記Xアドレスおよび制御信号を入力として受け、前記Xアドレスを指定しロウアドレス系を制御するXアドレス制御手段と、前記Yアドレス信号を入力として受け、前記クロック信号に同期して該Yアドレスをラッチして、Yアドレスを指定するYアドレス制御手段と、前記Xアドレス制御手段及びYアドレス制御手段によって指定された前記Xアドレス、Yアドレスが入力されて読み出し、書き込み動作を行うメモリセルと、前記クロック信号に同期して動作し、前記アドレス、コマンド入力初段にライトコマンドが入力されたときに、読み出し途中の前記メモリセルの出力データをラッチして待避させる待避レジスタと、ライト動作が終了すると前記待避レジスタに退避されているデータを選択し、それ以外の場合は前記メモリセルの出力データを選択する待避データ選択回路と、前記退避データ選択回路の出力データを、前記クロック信号に同期してラッチした後データ入出力端子へ出力する出力手段と、前記データ入出力端子より入力されたライトデータを、前記クロック信号に同期して前記メモリセルに供給して書き込ませる入力手段とを有することを特徴とする半導体記憶装置。

前のページに戻る