特許
J-GLOBAL ID：200903089004556603
間隔をおいて配置された予備のロジックゲートのサブグループを有する特定用途向け集積回路および製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
古谷 馨
, 溝部 孝彦
, 古谷 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2001-128946
公開番号（公開出願番号）：特開2007-053118
出願日： 2001年04月26日
公開日（公表日）： 2007年03月01日
要約：
【課題】複数のメタル層を有するASICにおいて、最も内側の層にある予備ロジックの配線に対してリペアツールがアクセスできるような構成の提供。【解決手段】ASIC(10)は、基板層(30)と、少なくとも一つのメタル層(32)と、オペレーショナルブロック(14)とを含む。メタル層(32)は基板層(30)の上方に形成される。オペレーショナルブロック(14)は、基板層(30)及びメタル層(32)に形成され、2次元境界(16)によって規定可能である。オペレーショナルブロック(14)は、複数のオペレーショナルロジックゲート(20)と、予備のロジックゲートの第1サブグループ(22)と、予備のロジックゲートの第2サブグループ(24)と、オペレーショナル配線(40)と、予備のゲート配線(42)とを含む。オペレーショナルロジックゲート(20)、第1サブグループ(22)及び第2サブグループ(24)は、基板層上に形成され、第1サブグループ(22)は、第2サブグループ(24)から間隔をおいて配置される。【選択図】図3B
請求項（抜粋）：
特定用途向け集積回路(10)であって、
基板層(30)と、
前記基板層(30)の上方に形成された少なくとも一つのメタル層(32)と、
前記基板層(30)および前記メタル層(32)に形成されて2次元境界(16)によって規定可能なオペレーショナルブロック(14)とを含み、前記オペレーショナルブロック(14)が、
複数のオペレーショナルロジックゲート(20)と、
予備のロジックゲートの第1サブグループ(22)と、
予備のロジックゲートの第2サブグループ(24)と、
前記基板層(30)の上で前記第1サブグループ(22)が前記第2サブグループ(24)から間隔をおいて配置されていることと、
前記オペレーショナルロジックゲート(20)を相互接続して前記オペレーショナルブロック(14)を構成し所望の動作を実行する、前記メタル層(32)に形成されたオペレーショナル配線(40)と、
前記少なくとも一つのメタル層(32)に前記オペレーショナル配線(40)とは別に形成されて、前記第1サブグループ(22)の予備のロジックゲートの少なくとも一つを前記第2サブグループ(24)の予備のロジックゲートの少なくとも一つに接続する予備のゲート配線(42)と、
を含む、特定用途向け集積回路(10)。
IPC (3件)：
H01L 21/82
, H01L 21/822
, H01L 27/04
H01L21/82 B
, H01L27/04 M
, H01L21/82 R
5F038CA03
, 5F038CA07
, 5F038CA18
, 5F038CD10
, 5F038CD15
, 5F038CD18
, 5F038EZ20
, 5F064AA04
, 5F064BB03
, 5F064BB04
, 5F064BB05
, 5F064BB06
, 5F064BB07
, 5F064BB09
, 5F064BB12
, 5F064BB18
, 5F064BB19
, 5F064DD03
, 5F064DD20
, 5F064DD24
, 5F064DD50
, 5F064EE03
, 5F064EE08
, 5F064EE15
, 5F064EE23
, 5F064EE26
, 5F064EE27
, 5F064EE33
, 5F064EE60
, 5F064FF02
, 5F064FF04
, 5F064FF48
, 5F064HH06
