特許

J-GLOBAL ID：200903089016567120

記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法

発明者： 斎藤 律
出願人/特許権者： 大日本印刷株式会社
代理人 (1件)： 松山 圭佑 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-042055
公開番号（公開出願番号）：特開2002-246561
出願日： 2001年02月19日
公開日（公表日）： 2002年08月30日
要約：

【要約】 (修正有)【課題】 カルコゲナイド系材料を用いた記憶素子と、これに情報を入出力するためのダイオード素子からなる記憶セルを低コストで構成し、アドレス速度を向上させる。【解決手段】 記憶セル20は、カルコゲナイド層34を含む記憶素子24と6族半導体材料からなるダイオード素子22とから形成される。ダイオード素子22は第1のアドレスライン側のSe層26とこの上に積層されたCdSn合金層28から構成される。

請求項（抜粋）：

相変化材料を用いた記憶素子と、6族半導体からなり、前記記憶素子に情報を入出力するためのダイオード素子と、を有してなる記憶セル。

IPC (3件)：

H01L 27/10 421 ,  H01L 27/10 451 ,  H01L 45/00

FI (3件)：

H01L 27/10 421 ,  H01L 27/10 451 ,  H01L 45/00 A

Fターム (7件)：

5F083EP00 ,  5F083GA01 ,  5F083JA36 ,  5F083JA51 ,  5F083LA12 ,  5F083LA16 ,  5F083PR33