特許
J-GLOBAL ID：200903089033558917
プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
田中 常雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-252937
公開番号（公開出願番号）：特開平11-096105
出願日： 1997年09月18日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 小さな付加ハードウエアで外部からのメモリ・アクセスを可能にする。【解決手段】 システム・クロック生成回路22は、メモリ・アクセス調停回路24からのクロック停止信号HLDとマスタ・クロック生成回路26から供給されるマスタ・クロックMCKとからシステム・クロックSCKを生成する。プロセッサの命令実行中に外部からメモリ・アクセス要求があると、回路24は回路22にクロック停止信号HLDを供給し、これに応じて回路22はシステム・クロックSCKの生成を停止する。回路24は信号HLDを回路22に供給すると同時に、メモリ・インタフェース18にアドレス制御信号切り換え信号SWを供給する。但し、回路24は、アドレス制御信号切換え信号SWを供給するのに先立ち、アクセスするアドレスADR_I、制御信号RXW及び書き込みの場合にはデータDAT_Iをメモリ・インタフェース18に供給する。回路24、メモリ・システム16及び回路22には回路26からマスタ・クロックMCKが供給されている。
請求項（抜粋）：
第1クロックを生成する第1クロック生成手段と、外部からの要求及び前記第1クロック生成手段からの前記第1クロックに応じて第2クロックを生成する第2クロック生成手段と、メモリ・システムと、前記メモリ・システムへのアドレス・データ制御信号の切り替え手段と、前記第1のクロックで駆動され、前記メモリ・システムからの出力データを記憶する第1の記憶手段と、前記第2クロック生成手段から出力される前記第2クロックで駆動される第2の記憶手段とからなり、外部からのメモリ・アクセスが可能であることを特徴とするプロセッサ。
引用特許：
前のページに戻る
