特許
J-GLOBAL ID：200903089049241832
バイパス制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-271179
公開番号（公開出願番号）：特開2001-092629
出願日： 1999年09月24日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 命令バス上の実行されるべき命令のソース・レジスタに、短時間でデータを設定できるようにしたバイパス制御回路を提供する。【解決手段】 本発明のバイパス制御回路1は、命令バス上のデスティネーション・レジスタRdのレジスタ番号を転送するフリップフロップ41a〜41cの出力同士を比較する複数のコンパレータ45〜47を備えている。これらコンパレータ45〜47の比較結果と、命令バス上のソース・レジスタのレジスタ番号とを比較するコンパレータ42〜44の比較結果とを利用することにより、実行すべき命令のソース・レジスタに入力されるデータのバイパス経路を短時間で設定することができる。複数の一致が検出されると、初段側のフリップフロップの出力に基づいてバイパス経路を設定するため、古いデータを誤ってソース・レジスタに入力するような不具合が起きなくなる。
請求項（抜粋）：
命令バス上に縦続接続され、命令の格納先を示すデスティネーション・レジスタのレジスタ番号をシステムクロックに同期させて順次転送する複数のフリップフロップと、前記複数のフリップフロップのうち、任意の2つのフリップフロップの出力同士をそれぞれ比較する第1の比較手段と、命令バス上の実行されるべき命令のソース・レジスタのレジスタ番号と前記複数のフリップフロップの出力のそれぞれとを比較する第2の比較手段と、前記第1および第2の比較手段の比較結果に基づいて、命令バス上の実行されるべき命令のソース・レジスタに入力されるデータのバイパス経路を設定するバイパス経路設定手段と、を備えることを特徴とするバイパス制御回路。
Fターム (5件)：
5B022AA01
, 5B022CA01
, 5B022CA08
, 5B022DA06
, 5B022FA01
