特許
J-GLOBAL ID：200903089055556993

電界効果トランジスタ及びその製造方法

発明者：
谷本 真士

谷本 真士 について


出願人/特許権者：
日亜化学工業株式会社

日亜化学工業株式会社 について


代理人 (2件)： 豊栖 康司 ,  豊栖 康弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-329267
公開番号（公開出願番号）：特開2006-173582
出願日： 2005年11月14日
公開日（公表日）： 2006年06月29日
要約：
【課題】高耐圧化を実現して高出力化を図った電界効果トランジスタ等を提供する。【課題手段】電界効果トランジスタは、i型層の第1の半導体層と、第1の半導体層上に形成され該第1の半導体層よりバンドギャップエネルギーの大きい第2の半導体層を備える。第1の半導体層及び第2の半導体層は窒化ガリウム系化合物半導体層より構成され、第2の半導体層にゲート電極36が形成され、第1の半導体層に第2の電極39が形成され、ゲート電極36及び第2の電極39で第1の半導体層及び第2の半導体層を挟むよう構成している。この構成により、チャネルに蓄積されるホールを素子から排出することが可能となり、電界効果トランジスタの耐圧を高めることができる。【選択図】図3
請求項（抜粋）：
窒化ガリウム系化合物半導体層で構成されたi型層の第1の半導体層と、 窒化ガリウム系化合物半導体層で構成され、前記第1の半導体層上に形成されて、該第1の半導体層よりバンドギャップエネルギーの大きい第2の半導体層と、 前記第2の半導体層上に形成されるゲート電極と、 前記第1の半導体層に形成される第2の電極であって、前記ゲート電極及び第2の電極で前記第1の半導体層及び第2の半導体層を挟むように配置される第2の電極と、 を備えることを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338
FI (1件)：
H01L29/80 H
Fターム (21件)：
5F102FA01 ,  5F102FA03 ,  5F102FA10 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GS01 ,  5F102GS04 ,  5F102GT01 ,  5F102GT02 ,  5F102GT03 ,  5F102HC00 ,  5F102HC11 ,  5F102HC19
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM