特許
J-GLOBAL ID：200903089060173920
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-031852
公開番号（公開出願番号）：特開平10-229328
出願日： 1997年02月17日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 内部信号の電圧を低下させる一方、外部回路との入出力信号は従来の動作電圧でインターフェースをとることができ、しかも高速でデータを出力することができる出力バッファ回路の半導体集積回路を提供する。【解決手段】 第1の電圧を有する電源で駆動されたマスタ側ラッチ201と、上記第1の電圧よりも高い第2の電圧を有する電源で駆動されたスレーブ側ラッチ202とにより構成されたフリップフロップ205を備えた半導体集積回路が提供される。レベルシフタ101は、上記マスタ側ラッチ201と上記スレーブ側ラッチ202との間に挿入接続され、上記マスタ側ラッチ201から出力される上記第1の電圧の振幅を有する信号を、上記第2の電圧の振幅を有する信号にレベルシフト変換して上記スレーブ側ラッチ212に出力する。
請求項（抜粋）：
第1の電圧を有する電源で駆動されたマスタ側ラッチと、上記第1の電圧よりも高い第2の電圧を有する電源で駆動されたスレーブ側ラッチとにより構成されたフリップフロップを備えた半導体集積回路であって、上記マスタ側ラッチと上記スレーブ側ラッチとの間に挿入接続され、上記マスタ側ラッチから出力される上記第1の電圧の振幅を有する信号を、上記第2の電圧の振幅を有する信号にレベルシフト変換して上記スレーブ側ラッチに出力する第1のレベルシフタを備えたことを特徴とする半導体集積回路。
IPC (2件)：
H03K 3/037
, H03K 19/0948
H03K 3/037 B
, H03K 19/094 B
