特許

J-GLOBAL ID：200903089081401370

MOSゲートパワーデバイス及びその製造方法

発明者： フリシナ フェルッチオ ,  フェーラ ジュセッペ ,  リナウド サルヴァトーレ
出願人/特許権者： コンソルツィオ ペル ラ リセルカ スーラ マイクロエレットロニカ ネル メッツォジオルノ ,  エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ
代理人 (1件)： 杉村 暁秀 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-294062
公開番号（公開出願番号）：特開平9-232567
出願日： 1996年11月06日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 ブレークダウン電圧を減少させることなく、出力抵抗及びキャパシタンスを低くしたMOSゲートパワーデバイスを提供する。【解決手段】 MOSゲートパワーデバイスは、複数個の基本機能ユニットであって、各基本機能ユニットが、第1の固有抵抗値を有する第2導電型の半導体材料層中に形成された第1導電型の本体領域を有するこれら基本機能ユニットと、各本体領域の下側にそれぞれ配置され、第1の固有抵抗値よりも大きな第2の固有抵抗値を有する第2導電型の低ドープ領域とを具える。

請求項（抜粋）：

複数個の基本機能ユニットであって、各基本機能ユニットが、第1の固有抵抗値を有する第2導電型の半導体材料層中に形成された第1導電型の本体領域を有するこれら基本機能ユニットと、各本体領域の下側にそれぞれ配置され、第1の固有抵抗値よりも大きな第2の固有抵抗値を有する第2導電型の低ドープ領域とを具えていることを特徴とするMOSゲートパワーデバイス。

引用特許：

審査官引用 (3件)

• 特開平4-127480
  
• 特開平4-127480
  
• 特開平4-127480