特許
J-GLOBAL ID：200903089152393675
正規化浮動小数点加減算器
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平3-287183
公開番号（公開出願番号）：特開平5-100825
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 指数部の回路規模が小さく、高速で演算できる正規化浮動小数点加減算器を得る。【構成】 指数信号109,110を2入力減算回路15で比較し、その結果から、仮数信号101と102をシフト回路10,11でシフトし、仮数加減算回路12で加減算を行う。その結果、オーバーフローが発生するか、または、正規化処理が必要になったとき、指数加減算回路19で、指数信号の加減算を行う。
請求項（抜粋）：
基数rの数の信号の浮動小数点加減算を行う正規化浮動小数点加減算器において、指数信号の大きさを比較する2入力減算回路と、この比較結果から大きい方の指数信号を選択する選択回路と、前記仮数信号のシフト量を制御するシフト回路と、シフトされた前記仮数信号の加減算を行う仮数加減算回路と、この加減算結果を正規化するためのシフト信号を出力するシフト信号発生回路と、このシフト信号により前記加減算結果を正規化処理する正規化処理回路と、前記加減算結果のオーバーフローで前記加減算回路から出力されるオーバーフロー信号と、前記シフト信号及び前記選択回路によって選択された指数信号とを加減算する指数加減算回路を有することを特徴とする正規化浮動小数点加減算器。
IPC (3件)：
G06F 7/50
, G06F 5/01
, G06F 7/00
