特許
J-GLOBAL ID：200903089155461310
メモリ試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-037358
公開番号（公開出願番号）：特開平5-234399
出願日： 1992年02月25日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 連続的なフラッシュライト動作の試験ができるようにする。【構成】 パターン発生器と期待値発生器と論理比較器とによりメモリ試験装置が構成される。その期待値発生器は従来の回路にデータメモリ22及びマスクメモリ23を追加して構成され、被試験メモリ(MUT)の複数ロウアドレス分のメモリセルに対する連続的なフラッシュライト時の1ロウアドレスごとの書き込みデータ及びマスクデータがそれぞれ順次書き込まれる。MUTの連続的なフラッシュライトにより書き込まれたデータを読み出す時には、期待値発生器側では、1ロウアドレスごと、マスクを掛けていないデータはデータメモリ22側のデータが、マスクの掛けられたデータはバッファメモリ5側のデータがマルチプレクサ8で選択されて、期待値として出力される。
請求項（抜粋）：
期待値発生器と、その期待値発生器より出力される期待値と被試験メモリ(以下MUTと言う)より読み出したデータとを論理比較する論理比較器と、アドレス信号、データ信号及びマスクデータ信号を前記MUT及び期待値発生器に並列に供給すると共に各々に制御信号を供給するパターン発生器とを具備するメモリ試験装置において、前記期待値発生器は、少なくともMUTのメモリ容量と同等のメモリ容量を持つバッファメモリと、MUT内のデータレジスタが前記データ信号をライトする動作に同期して、そのデータ信号をライト可能なデータレジスタと、そのデータレジスタの出力と前記パターン発生器より入力されるデータ信号とを切り換えて、前記バッファメモリのデータ入力端子に供給する第1マルチプレクサと、MUT内のマスクレジスタが前記マスクデータ信号をライトする動作に同期して、そのマスクデータ信号をライトするマスクレジスタと、そのマスクレジスタの出力と前記パターン発生器より入力されるマスクデータ信号とを切り換える第2マルチプレクサと、前記アドレス信号(ロウ、カラムアドレス)の中より任意にロウアドレス・ビットを取り出すアドレス・セレクタと、そのアドレス・セレクタ出力のロウアドレスをアドレスとし、前記データレジスタ出力をライトデータとし、MUTのフラッシュライト動作に同期してライト可能なデータメモリと、前記アドレス・セレクタ出力のロウアドレスをアドレスとし、前記第2マルチプレクサの出力のマスクデータをライトデータとし、MUTのフラッシュライト動作に同期してライト可能なマスクメモリと、MUTのデータビット幅と同じ数のアンドゲートで構成され、それら各アンドゲートの入力の一方に前記マスクデータの各ビットが1対1に対応して入力され、他方には共通にPGからのバッファメモリ・ライト命令が入力され、ビット単位で前記バッファメモリのライトを禁止できるアンドゲート群と、前記マスクメモリのマスクデータにより、データビット対応でマスクが指定されたビットは前記バッファメモリ側、マスクが指定されていないビットは前記データメモリ側のデータを選択して前記期待値を発生する第3マルチプレクサとを具備することを特徴とする、メモリ試験装置。
IPC (3件)：
G11C 29/00 303
, G01R 31/318
, G01R 31/28
G01R 31/28 B
, G01R 31/28 Q
