特許

J-GLOBAL ID：200903089203253857

ダイナミツクメモリ

発明者： 吉原 郁夫
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306659
公開番号（公開出願番号）：特開平5-121694
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】製造工程の増加を防止しつつ、ダイナミックメモリの周辺回路部における相補型MOSトランジスタのラッチアップを防止する。【構成】周辺回路部の出力インバータにおいて、NMOSトランジスタ12のソース領域であるN+ 拡散層13による接合容量CA と並列にキャパシタ46が形成されている。このため、接合容量CA のみよりも、この接合容量CA と容量素子46の容量CC との合成容量の方が大きい。従って、電源投入時から基板バイアス発生回路31が動作を開始するまでの間に浮遊状態の基板バイアスVBBが電源電圧VCCの上昇に伴って上昇する割合が小さい。しかも、キャパシタ46はメモリセル部のキャパシタと同時に形成することが可能である。

請求項（抜粋）：

容量素子がメモリセルにおける記憶手段になると共に周辺回路部に相補型MOSトランジスタを含んでおり、前記メモリセルと前記相補型MOSトランジスタとが形成されている第1導電型の半導体基板に基板バイアス発生回路が接続されているダイナミックメモリにおいて、前記相補型MOSトランジスタのうちの第2導電型チャネルMOSトランジスタのソース領域による接合容量に並列に接続されている容量素子が前記周辺回路部に設けられていることを特徴とするダイナミックメモリ。