特許

J-GLOBAL ID：200903089205867704

半導体装置の製造方法

発明者： 白井 裕久 ,  黒田 英明 ,  田島 和浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-007879
公開番号（公開出願番号）：特開2000-208763
出願日： 1999年01月14日
公開日（公表日）： 2000年07月28日
要約：

【要約】 (修正有)【課題】コンタクトの低抵抗化のため、一方向に長い矩形状のコンタクトが形成される場合にも、半導体基板の結晶欠陥に起因した接合リークを抑制することができる半導体装置の製造方法を提供する。【解決手段】基板1上に電界効果トランジスタを形成する工程と、前記電界効果トランジスタ上に絶縁膜11を形成する工程と、相対的に高温かつ短時間である第1の熱処理を行う工程と、前記絶縁膜に前記電界効果トランジスタに達する開口12を設ける工程と、相対的に低温かつ長時間である第2の熱処理を行う工程と、前記開口内に導電体を埋め込む工程とを有する半導体装置の製造方法。

請求項（抜粋）：

基板上に能動素子を形成する工程と、前記能動素子上に絶縁膜を形成する工程と、相対的に高温かつ短時間である第1の熱処理を行う工程と、前記絶縁膜に前記能動素子に達する開口を設ける工程と、相対的に低温かつ長時間である第2の熱処理を行う工程と、前記開口内に導電体を埋め込む工程とを有する半導体装置の製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/768

FI (4件)：

H01L 29/78 301 Y ,  H01L 21/28 301 R ,  H01L 21/265 602 A ,  H01L 21/90 C

Fターム (32件)：

4M104BB01 ,  4M104BB18 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD43 ,  4M104FF14 ,  4M104GG09 ,  4M104HH20 ,  5F033JJ01 ,  5F033JJ19 ,  5F033KK01 ,  5F033VV04 ,  5F033VV05 ,  5F033XX00 ,  5F040DA00 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EH02 ,  5F040EJ08 ,  5F040EK01 ,  5F040FA03 ,  5F040FA17 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04