特許
J-GLOBAL ID：200903089208357871
テストパタン生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-170187
公開番号（公開出願番号）：特開平5-341010
出願日： 1992年06月04日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 テストパタン生成装置で生成されるテストパタンを実装機の動作に近付けて、微調整を行うのみで実装機の動作が再現できるテストパタンを作成する方法を提供する。【構成】 実装機1に搭載されたIC2の端子をプロービングする。クロック端子5の信号はカウンタ6に取込まれ、カウンタ6はクロック端子5のパルスの回数をカウントして結果をリアルタイムで出力する。ロジックアナライザ3はカウンタ6の出力とIC2の端子の論理レベルを採取する。変換装置4はロジックアナライザ3で採取したデータを基に、カウンタ6の出力データよりパタン数を計算しIC2の端子の論理レベルのデータと組合わせてテストパタンを生成する。【効果】 実装機の動作に近いテストパタンが生成できるので、実装機の動作が再現できるテストパタンを完成させることが、より容易になる。
請求項（抜粋）：
半導体集積回路を搭載した電子装置が動作状態にある時に、前記半導体集積回路の端子の論理レベルを採取し記憶する記録手段と、前記記録手段の記録結果を、前記半導体集積回路を検査する検査装置に供給するためのテストパタンに変換する変換手段と、前記半導体集積回路に供給される基本クロックのパルスの数を計数する計数手段とを有し、前記記録手段が前記半導体集積回路の端子の論理レベルと前記計数手段の計数結果を同時に採取し、前記変換手段で前記計数結果を基にパタン数を決定しテストパタンに変換することを特徴とするテストパタン生成装置。
引用特許：
前のページに戻る
