特許
J-GLOBAL ID：200903089227494839
薄膜回路パターンを備えた回路基板の製造方法及び薄膜回路パターンを備えた回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
松本 英俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-346940
公開番号（公開出願番号）：特開平10-190220
出願日： 1996年12月26日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 表側薄膜回路パターン及び裏側薄膜回路パターンの接続を確実に行うことができ、しかもパターン寸法精度に優れた薄膜回路パターンを備えた回路基板を提供する。【解決手段】 セラミックス製の基板1の表面3及び裏面5に全面にわたってそれぞれ、スパッタリングにより導電性薄膜7,9を形成する。次に導電性薄膜7,9上にそれぞれ、所定の回路パターンに対応するレジスト層11,13を形成した後、エッチング処理を行って回路パターン以外の部分の導電性薄膜7,9を基板1上から除去する。次にレーザー光線を照射して基板1の箇所15にスルーホール21を形成する。次に、基板1上に耐熱性保護用マスクを配置して、スルーホールの内部及びその開口部近傍にスパッタリングによりスルーホール導電膜31を形成する。
請求項（抜粋）：
基板の表面及び裏面に表側薄膜回路パターン及び裏側薄膜回路パターンをそれぞれ形成し、前記基板を貫通するスルーホールに対して薄膜形成技術によりスルーホール導電膜を形成し、前記スルーホール導電膜によって前記表側薄膜回路パターンと前記裏側薄膜回路パターンとを電気的に接続した薄膜回路パターンを備えた回路基板の製造方法であって、前記表側薄膜回路パターン及び裏側薄膜回路パターンを形成した後に前記回路基板に前記スルーホールを形成し、その後前記スルーホール導電膜を形成することを特徴とする薄膜回路パターンを備えた回路基板の製造方法。
IPC (3件)：
H05K 3/40
, H05K 1/11
, H05K 3/42 640
H05K 3/40 E
, H05K 1/11 H
, H05K 3/42 640 Z
