特許

J-GLOBAL ID：200903089235987372

薄膜トランジスタ

発明者： 秋山 政彦 ,  清田 敏也 ,  池田 貴美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-007246
公開番号（公開出願番号）：特開平8-204200
出願日： 1995年01月20日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】短チャネル化の効果(高速動作)を十分に発揮できる薄膜トランジスタを提供すること。【構成】活性層にアモルファスシリコン膜を用いた逆スタガ型TFTにおいて、ソース・ドレイン領域のうち、ソース・ドレイン電極5とコンタクトする部分がn+ 型μcアモルファスシリコン膜8により形成されていることを特徴とする。

請求項（抜粋）：

基板上に設けられ、1対のソース・ドレイン領域を有する半導体層と、前記ソース・ドレイン領域の間の前記半導体層の上部または下部にゲート絶縁膜を介して配設されたゲート電極と、前記ソース・ドレイン領域に直接または間接的にコンタクトするソース・ドレイン電極とを具備してなり、前記ソース・ドレイン電極と直接または間接的にコンタクトする部分の前記ソース・ドレイン領域の不純物濃度は、前記ソース・ドレイン領域の他の部分のそれよりも低いことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 616 ,  H01L 29/78 616 M