特許

J-GLOBAL ID：200903089254399627

メモリ装置

発明者： 江戸川 和也 ,  阿部 雅幸 ,  高橋 陽太 ,  星野 勉 ,  岩渕 孝寛 ,  小野 昇
出願人/特許権者： 富士ゼロックス株式会社
代理人 (4件)： 中島 淳 ,  加藤 和詳 ,  西元 勝一 ,  福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2003-392000
公開番号（公開出願番号）：特開2005-157528
出願日： 2003年11月21日
公開日（公表日）： 2005年06月16日
要約：

【課題】 プログラムを書き換え可能なメモリ装置のコストを抑制する。【解決手段】 ブートプログラムはブートROM1に記憶され、ブートプログラム以外のメインプログラムはNAND型フラッシュメモリ2に記憶されている。CPU5は、起動時には、ブートROM1からブートプログラムを読み出しブートROM1上で実行する。そして、CPU5は、NAND型フラッシュメモリ2のメインプログラムをメインRAM4に展開して実行する。【選択図】 図1

請求項（抜粋）：

ブートプログラムを記憶したランダムアクセス可能な不揮発性メモリと、 プログラムデータを記憶したNAND型フラッシュメモリと、 データを記憶する揮発性メモリと、 起動時に前記不揮発性メモリに記憶されたブートプログラムを実行し、前記NAND型フラッシュメモリのプログラムデータが前記揮発性メモリに転送された後に、前記揮発性メモリにおいて前記プログラムデータを実行する実行手段と、 を備えたメモリ装置。

IPC (2件)：

G06F9/50 ,  G06F9/445

FI (2件)：

G06F9/06 640H ,  G06F9/06 610K

Fターム (2件)：

5B076AA01 ,  5B076BB12

引用特許：

出願人引用 (1件)

• データ処理装置およびデータ処理装置のブート処理方法
  公報種別：公開公報   出願番号：特願2000-332610   出願人：キヤノン株式会社