特許
J-GLOBAL ID：200903089261363301
制御装置
発明者：
出願人/特許権者：
代理人 (2件)：
丹羽 宏之
, 野口 忠夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-128091
公開番号（公開出願番号）：特開2006-309330
出願日： 2005年04月26日
公開日（公表日）： 2006年11月09日
要約：
【課題】同一のCPUを複数個使用する制御装置において、CPUの誤実装が生じた場合でも装置にダメージを与えることが無い制御プログラムを提供すること。【解決手段】制御装置は複数の識別手段を備え、それがどの位置に実装されているかの各実装位置の識別情報を示し、プログラムは各記憶手段に記憶される識別情報と、識別手段のからの識別情報を比較し、両者が一致しない場合には、制御手段を動作させずに停止しておくようにプログラムされている。【選択図】図1
請求項（抜粋）：
同一の形状を持つ複数の制御手段を備え、各々の前記制御手段は個別に用意される記憶手段を備え、各々の前記制御手段が各々に用意された前記記憶手段に記憶されるプログラムにしたがって制御を行うように設計された制御装置において、前記複数の制御手段は、それがどの制御手段の位置に実装されているかを識別するための識別手段を備え、前記各プログラムは、前記各記憶手段に記憶される識別情報と、前記識別手段からの識別情報を比較し、両情報が一致しなかった場合には、制御手段を動作させずに停止しておくようにプログラムされていることを特徴とする制御装置。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5B076AA03
, 5B076AA20
, 5B176AA03
, 5B176AA20
