特許

J-GLOBAL ID：200903089276001180

増幅回路

発明者： 鄭 弘亮 ,  矢野 一也 ,  河西 宏之
出願人/特許権者： 日本プレシジョン・サーキッツ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2002-253400
公開番号（公開出願番号）：特開2004-096324
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：

【課題】高精度のオフセットキャンセルが可能であるとともに、小型化、低電力化、低雑音化及び高速動作化が可能な増幅回路を提供する。【解決手段】演算増幅器OP1の出力端子にコンデンサC1を接続し、第1、第2スイッチング素子SW1、2により演算増幅器OP1の入力端子とコンデンサC1の後段側の端子とを基準電位に導通させ、コンデンサC1にオフセット電圧を充電し、次に第2スイッチング素子SW2をオフとしてこれを保持し、次に第1スイッチング素子SW1を信号入力端子IN側に切り替えて演算増幅器OP1に入力信号を与えるとともにオフセット電圧を差し引きしてオフセットキャンセルを行うことにより、必要素子数を減らし、素子のばらつきによる精度低下を抑え、同時に小型化、低電力化、低雑音化及び高速動作化を進める。【選択図】 図1

請求項（抜粋）：

演算増幅器と、一方の端子を上記演算増幅器の出力端子に接続し、他方の端子を出力バッファに接続したコンデンサと、上記演算増幅器の入力端子を、信号入力端子または基準電位に選択的に導通させる第1スイッチング素子と、上記コンデンサの上記他方の端子を上記基準電位に選択的に導通させる第2スイッチング素子とを備え、 上記第1及び第2スイッチング素子を共に上記基準電位側に導通させ、次に上記第2スイッチング素子を非導通とした後に上記第1スイッチング素子を上記信号入力端子側に導通させる ことを特徴とする増幅回路。

IPC (1件)：

H03F3/34

FI (1件)：

H03F3/34 A

Fターム (30件)：

5J091AA01 ,  5J091CA13 ,  5J091CA36 ,  5J091CA41 ,  5J091CA65 ,  5J091CA93 ,  5J091FA18 ,  5J091HA10 ,  5J091HA25 ,  5J091HA29 ,  5J091HA39 ,  5J091KA01 ,  5J091KA03 ,  5J091MA08 ,  5J091TA01 ,  5J500AA01 ,  5J500AC13 ,  5J500AC36 ,  5J500AC41 ,  5J500AC65 ,  5J500AC93 ,  5J500AF18 ,  5J500AH10 ,  5J500AH25 ,  5J500AH29 ,  5J500AH39 ,  5J500AK01 ,  5J500AK03 ,  5J500AM08 ,  5J500AT01

引用特許：

審査官引用 (3件)

• A/Dコンバータ用オフセットキャンセルコンパレータ
  公報種別：公開公報   出願番号：特願平10-196950   出願人：日本電気株式会社
• 特開昭52-006449
  
• 特開昭52-006449