特許

J-GLOBAL ID：200903089276355410

乗算における丸め込み方法及び乗算回路

発明者： 西指 真納 ,  峯丸 貴行
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-141727
公開番号（公開出願番号）：特開平6-348455
出願日： 1993年06月14日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 乗算結果の符号の正負、丸め込み処理が四捨五入か切り捨てか、に拘らず、意図する丸め込み結果が常に得られ、丸め込みを行った際の誤差を軽減することを目的とする。【構成】 乗数1と被乗数2は乗算手段6に入力される。一方、乗数の符号ビット3と被乗数の符号ビット4は、切り捨て処理または四捨五入処理を選択する丸め込み制御信号5とともに丸め込み信号生成手段7に入力される。乗算手段6から出力される乗算結果8と、丸め込み生成手段7から出力される丸め込み信号9は、加算手段10により加算されて、丸め込み処理後の積出力11が出力される。

請求項（抜粋）：

乗算結果に丸め込み信号を加算して乗算結果の丸め込み処理を行う方法であって、乗算結果の正負の符号により、異なる丸め込み信号を生成し、前記丸め込み信号を前記乗算結果に加算することを特徴とする乗算における丸め込み方法。

IPC (2件)：

G06F 7/38 ,  G06F 7/52 310

引用特許：

審査官引用 (4件)

• 特開昭62-085333
  
• 特開平4-040521
  
• 特開昭62-120535
  
• 特開平4-040521