特許

J-GLOBAL ID：200903089277460935

基板バイアス回路

発明者： 進藤 泰之 ,  渡辺 博文
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093721
公開番号（公開出願番号）：特開平10-289580
出願日： 1997年04月11日
公開日（公表日）： 1998年10月27日
要約：

【要約】【課題】 閾値検出のための回路において貫通電流が流れるのを防止することができる基板バイアス回路を提供する。【解決手段】 半導体基板に形成されたトランジスタで構成され、論理閾値電位を出力する論理閾値出力回路2と、所定の参照電位を出力する参照電位出力回路1と、前記論理閾値電位と前記参照電位とを比較し、この比較結果に応じた制御電位を出力する電位比較制御回路3と、前記制御電位を入力し、この制御電位が前記論理閾値電位と参照電位との一致を示していない間、前記論理閾値電位と参照電位とが一致するように半導体基板に印加する基板電位を発生するとともに一致後にはその動作を停止する基板バイアス発生回路4と、前記制御電位を入力し、この制御電位が前記論理閾値電位と参照電位との一致を示したときに、前記論理閾値検出回路2の貫通電流路を遮断するスイッチ回路5とを備えた。

請求項（抜粋）：

半導体基板に形成されたトランジスタで構成され、論理閾値電位を出力する論理閾値出力回路と、所定の参照電位を出力する参照電位出力回路と、前記論理閾値電位と前記参照電位とを比較し、この比較結果に応じた制御電位を出力する電位比較制御回路と、前記制御電位を入力し、この制御電位が前記論理閾値電位と参照電位との一致を示していない間、前記論理閾値電位と参照電位とが一致するように半導体基板に印加する基板電位を発生するとともに一致後にはその動作を停止する基板バイアス発生回路と、前記制御電位を入力し、この制御電位が前記論理閾値電位と参照電位との一致を示したときに、前記論理閾値検出回路の貫通電流路を遮断するスイッチ回路とを備えたことを特徴とする基板バイアス回路。

IPC (6件)：

G11C 11/408 ,  G11C 11/413 ,  H01L 27/04 ,  H01L 21/822 ,  H02M 3/07 ,  H03K 19/094

FI (5件)：

G11C 11/34 354 G ,  H02M 3/07 ,  G11C 11/34 335 C ,  H01L 27/04 B ,  H03K 19/094 D